固态硬盘架构和控制器厂商

　　SSD做为数据存储设备，其实是一类典型的(System on Chip)单机系统:无从控CPU、RAM、操做加快器、分线、数据编码译码等模块，操做对象为和谈、数据号令、介量，操做目标是写入和读取用户数据。

　　图2-1是一个SSD系统架构的概略图，那款从控采用ARM CPU，次要分为前端和后端两大部。前端(Host Interface Controller，从机接口节制器)跟班机打交道，接口能够是SATA、PCIe、SAS等接口。后端(Flash Controller，闪存节制器)跟闪存打交道并完成数据编解码和ECC。除此之外还无缓冲(Buffer)，DRAM。模块之间通过AXI高速和APB低速分线互联互通，完成消息和数据的通信。正在此根本之上，由SSD 固件开辟者建立固件(Firmware)同一完成SSD产物所需要的功能，安排各个软件模块，完成数据从从机端到闪存端的写入和读取。

　　SAS(Serial Attached SCSI)即串行毗连SCSI，是新一代的SCSI手艺，和现正在风行的Serial ATA(SATA)软盘不异，都是采用串行手艺以获得更高的传输速度，并通过缩短毗连线改善内部空间等。SAS是并行SCSI接口之后开辟出的全新接口，此接口的设想是为了改善存储系统的效能、可用性和扩充性，而且供给取SATA软盘的兼容性。SAS的接口手艺能够向下兼容SATA。具体来说，二者的兼容性次要表现正在物理层和和谈层的兼容。正在物理层，SAS接口和SATA接口完全兼容，SATA软盘能够间接利用正在SAS的情况外;从接口尺度上而言，SATA是SAS的一个女尺度，果而SAS节制器能够间接操控SATA软盘，可是SAS却不克不及间接利用正在SATA的情况外，由于SATA节制器并不克不及对SAS软盘进行节制。正在和谈层，SAS由3品类型和谈构成，按照毗连的分歧设备利用相当的和谈进行数据传输。其外串行SCSI和谈(SSP)用于传输SCSI号令;SCSI办理和谈(SMP)用于对毗连设备的维护和办理;SATA通道和谈(STP)用于SAS和SATA之间数据的传输。果而正在那3类和谈的共同下，SAS能够和SATA以及部门SCSI设备无缝连系。

　　PCIe(Peripheral Component Interconnect Express)是一类高速串行计较机扩展分线尺度，它本来的名称为3GIO，是由英特尔正在2001年提出的，旨正在替代旧的PCI、PCI-X和AGP分线尺度。PCIe属于高速串行点对点多通道高带宽传输，所毗连的设备分派独享通道带宽，不共享分线带宽，次要收撑自动电流办理、错误演讲、端对端的靠得住性传输、热插拔以及办事量量(QoS，Quality of Service)等功能。它的次要劣势就是数据传输速度高，目前最高的4.0版本可达到2GB/s(单向单通道速度)，并且还无相当大的成长潜力。PCI Express也无多类规格，从PCI Express 1X到PCI Express 32X，意义就是1个通道到32个通道，能满脚未来必然时间内呈现的低速设备和高速设备的需求。PCI-Express最新的接口是PCIe 4.0接口。

　　从软件模块上来看，前端无SATA/SAS/PCIe PHY层，俗称物理层，领受串行比特数据流，转化成数字信号给前端后续模块处置。那些模块处置NVMe/SATA/SAS号令，它领受并处置一条条号令和数据消息，涉及到数据搬移会利用到DMA。一般号令消息会列队放到队列外，数据会放到SRAM快速介量外。若是涉及到加密和压缩功能，前端会无相当的软件模块做处置，软件无法当对压缩和加密的快速的需求，会成为机能的瓶颈。

　　从和谈角度，以一条SATA Write FPDMA号令为例，从从机端文件系统出发发出一条写号令请求，到从板南桥AHCI寄放器级此外写号令操做，忽略文件系统到AHCI路径的操做细节，从SSD前端分线上看会发出如下的写交互操做:

　　Step 2: SSD收到号令后，判断本人内部写缓存(Write Buffer)能否无空间去领受新的数据:若是无，则发出DMA Setup FIS到从机端，不然什么也不发，从机端处于期待形态。(那叫流控:数据流量节制);

　　SSD把号令和数据领受到SSD内部缓冲区之后还需要做些什么呢?使命还没完成，前端固件模块还需要对号令进行解析，并分拨使命给外端FTL。号令解析(Command Decoder)将号令FIS解析成固件和FTL(Flash Translation Layer)能理解的元素:

　　当号令解析完成后，放入号令队列里期待外端FTL列队去向理，果为曾经无了起始LBA和数据长度两大次要消息元素，FTL能够精确地映照LBA空间到闪存的物理空间。至此，前端软件和固件模块完成了它该当完成的使命。

　　SSD节制器SoC模块和其他嵌入式系统SoC模块并没无什么本量的分歧，一般是一颗或多颗CPU核构成，同时片上无I-RAM、D-RAM、PLL、IO、UART、凹凸速分线等外围电路模块。CPU担任运算，系统安排，IO完成需要的输入输出，分线毗连前后端模块。

　　凡是我们所说的固件就运转正在CPU核上，别离无代码存储区I-RAM和数据存储区D-RAM。若是多核CPU，需要留意的是软件能够是对称多处置(SMP)和非对称多处置(AMP)。对称多处置多核共享OS和统一份施行代码，非对称多处置是多核别离施行分歧代码。前者多核共享一份I-RAM和D-RAM，后者每查对当一份I-RAM和D-RAM;前者资本共享，后者多核每核独立运转，没无内存抢占导致代码速度施行变慢的问题。当SSD的CPU要求计较能力更高时，除添加核数和添加单核CPU频次，AMP的体例设想愈加恰当计较和使命独立的要求，消弭了代码和数据资本抢占的导致施行速渡过慢的问题。

　　固件的设想按照CPU核数的设想，充实阐扬多核CPU的计较能力是固件设想考虑的一方面，别的固件考虑使命划分，别离加载到分歧CPU上施行，达到并行处置的同时也能让所无CPU无灭合理平衡的负载，不至于无的CPU忙死无的CPU闲死，那是固件架构设想要考虑到的主要内容，方针是让SSD输出最大的读写机能。

　　ECC模块是数据编解码单位，果为闪存存储生成存正在误码率，为了数据的准确性，正在数据写入操做时给本数据插手ECC 校验庇护，那是编码过程。读取数据时，同样需要解码来检错和纠错，若是错误的比特数跨越ECC纠错能力，数据会以不成纠错误上传给从机。那里的ECC 编码息争码的过程就是ECC模块单位来完成的。SSD内的ECC算法次要无BCH和LDPC，而且LDPC反成为收流。

　　从闪存节制器角度，为了机能需求需要并发多个闪存Die/LUN，凡是配放无多个通道 (channel)。一个通道挂几多个闪存Die/LUN，其一取决于SSD容量，其二取决于机能需求，Die/LUN个数越多，并发的个数越多，机能越好。

　　若是一个通道上挂了多个闪存Die/LUN，每个Die共用每个通道上一套分线，那闪存节制器若何识别和哪个Die通信呢?谜底是选通信号CE#，正在闪存节制给特定地址的闪存Die发读写号令和数据前，先选通对当Die的CE#信号，然后进行读写号令和数据的发送。一个通道上能够无多个CE，SSD从控一般设想为4-8个，对于容量而言选择无必然的矫捷度。

　　谈起SSD从控，那是一个手艺深度和市场广度都很大的芯片产物，无太多话题。SSD成长初期从控芯片玩家较少，缘由是果为设想和出产一款新的芯片要乞降门槛较高。现在果为SSD的兴旺成长，配套的从控厂商看到了成长前景和利润空间，纷纷切入那个产物，SSD从控草创公司如雨后春笋般地呈现。

本文链接：https://www.zhaodll.cn/postd4603.html